IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re <u>PATENT APPLICATION</u> of Inventor(s): Yoshiji YOSHIDA

.

Series

Appln. No.:

Not Assigned

↑ Serial No.

Group Art Unit:

Unknown

Code

Filed: January 28, 2004

Examiner:

Unknown

Title: IMAGE PROCESSING DEVICE

Atty. Dkt. P

H8016US Client Ref

Date:

0308030

M#

January 28, 2004

SUBMISSION OF PRIORITY
DOCUMENT IN ACCORDANCE
WITH THE REQUIREMENTS OF RULE 55

Hon. Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

Please accept the enclosed certified copy(ies) of the respective foreign application(s) listed below for which benefit under 35 U.S.C. 119/365 has been previously claimed in the subject application and if not is hereby claimed.

Application No.

Country of Origin

Filed

2003-023444 2003-023445 Japan Japan January 31, 2003

January 31, 2003

Respectfully submitted,

Pillsbury Winthrop LLP

Intellectual Property Group

725 South Figueroa Street, Suite

2800

Los Angeles, CA 90017-5406

Tel: (213) 488-7100

Atty/Sec: RRW/JES

By Atty: Roger R. Wise

Reg. No.

31204

Sig:

_ Fax:

(213) 629-1033

Tel:

(213) 488-7584



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 1月31日

出 願 番 号 Application Number:

人

特願2003-023445

[ST. 10/C]:

[JP2003-023445]

出 願 Applicant(s):

ヤマハ株式会社

2003年 9月24日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

J99512A1

【提出日】

平成15年 1月31日

【あて先】

特許庁長官 殿

【国際特許分類】

G09G 5/00

【発明の名称】

画像処理装置

【請求項の数】

4

【発明者】

【住所又は居所】

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

【氏名】

吉田 佳司 ·

【特許出願人】

【識別番号】

000004075

【氏名又は名称】 ヤマハ株式会社

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100089037

【弁理士】

【氏名又は名称】 渡邊 隆

【手数料の表示】

【予納台帳番号】

008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001626



【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 画像処理装置

【特許請求の範囲】

【請求項1】 圧縮された画像データをデコードして圧縮前の画像データに 戻すデコーダと、

前記デコーダによってデコードされた画像データを第1の記憶手段に書き込む 書込手段と、

前記第1の記憶手段から前記画像データを読み出す読出手段と、

前記読出手段によって読み出された画像データに所定の処理を行って第2の記 憶手段に書き込む制御手段と、

前記第2の記憶手段から画像データを読み出し、表示装置へ出力する表示制御 手段とを具備する画像処理装置において、

前記表示制御手段は、前記書込手段における前記第1の記憶手段への書き込み タイミングと同期させて前記第2の記憶手段内の画像データの読み出しを行うこ とを特徴とする画像処理装置。

【請求項2】 圧縮されたスプライトの画像データが記憶されたメモリと、 前記スプライトの属性が記憶された属性テーブルと、

前記属性テーブル内のデータに基づいて前記メモリからスプライト画像データ を読み出し、圧縮前のスプライト画像データに戻すデコーダと、

前記デコーダによってデコードされたスプライト画像データを第1の記憶手段 に書き込む書込手段と、

前記第1の記憶手段から前記スプライト画像データを読み出す読出手段と、

前記読出手段によって読み出されたスプライト画像データに前記属性テーブル 内のデータに基づく所定の処理を行って第2の記憶手段に書き込む制御手段と、

前記第2の記憶手段からスプライト画像データを読み出し、表示装置へ出力す る表示制御手段とを具備する画像処理装置において、

前記表示制御手段は、前記書込手段における前記第1の記憶手段への書き込み タイミングと同期させて前記第2の記憶手段内の画像データの読み出しを行うこ とを特徴とする画像処理装置。



【請求項3】 前記表示制御手段は、前記第1の記憶手段への書き込み処理が行われない場合に、表示装置の水平表示期間の開始時点から逆算して1ライン分の表示データを読み出せるタイミングとなった時点で前記第2の記憶手段内の画像データの読み出しを行うことを特徴とする請求項1または請求項2に記載の画像処理装置。

【請求項4】 前記制御手段における所定の処理は、画像データの拡大、縮小、回転、変形等のレンダリング処理であることを特徴とする請求項1または請求項2に記載の画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、描画性能の向上を図った画像処理装置に関する。

[0002]

【従来の技術】

パチンコやテレビゲーム等においては、スプライト(小画像)を使用した画像表示がしばしば行われる。図7はスプライトを使用した画像表示装置の構成を示すブロック図であり、この図において、符号1はCPU(中央処理装置)、2は画像処理装置、3は圧縮されたスプライトのパターンが記憶されたパターンROM、4は液晶等による表示装置である。画像処理装置2はCPU1からの指示を受け、パターンROM3からスプライトパターンを読み出し、読み出したパターンをデコード(伸張)して圧縮前のスプライトパターンに戻し、内部のスプライトバッファに展開する。次いで、スプライトバッファからパターンを読み出し、拡大、縮小、回転、変形等のレンダリング処理を行って内部のフレームバッファに描画する。次いで、描画したパターンデータを表示装置4の水平/垂直走査タイミングに合わせて読み出し、表示装置4へ出力する。従来のスプライトによる表示処理に関する先行技術文献として特許文献1~3が知られている。

[0003]

【特許文献1】

特開2002-16810号公報

【特許文献2】

特開2002-112263号公報

【特許文献3】

特開2002-341859号公報

[0004]

【発明が解決しようとする課題】

ところで、フレームバッファに描画するためには、スプライトバッファからパターンデータを読み出す必要があるが、この読み出しは、デコーダにおけるデコード処理を止めないように、スプライトバッファの展開アクセスを優先し、展開アクセスが行われていない時にデータ読み出しが行われる。したがって、スプライトバッファに展開している期間はフレームバッファの描画ができない。一方、フレームバッファは、表示装置4の画面にノイズを出さないため、フレームバッファの表示アクセス(すなわち、読み出しアクセス)が優先される。したがって、表示アクセス期間においても、フレームバッファの描画を行うことができない。

[0005]

このように、フレームバッファの描画は、スプライトバッファの展開アクセスの期間およびフレームバッファの表示アクセスの期間の双方において実行できず、このため、描画性能が悪い問題があった。その対策として、表示アクセスの期間にスプライトバッファから読み出されたデータを一時的に蓄えるバッファメモリを用意することも考えられるが、その場合、バッファメモリの容量が大きくなって現実的ではない。

本発明は上記事情を考慮してなされたもので、その目的は、描画性能の向上を図った画像処理装置を提供することにある。

[0006]

【課題を解決するための手段】

この発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、請求項1に記載の発明は、圧縮された画像データをデコードして圧縮前の画像データに戻すデコーダと、前記デコーダによってデコードされた画像データ

を第1の記憶手段に書き込む書込手段と、前記第1の記憶手段から前記画像データを読み出す読出手段と、前記読出手段によって読み出された画像データに所定の処理を行って第2の記憶手段に書き込む制御手段と、前記第2の記憶手段から画像データを読み出し、表示装置へ出力する表示制御手段とを具備する画像処理装置において、前記表示制御手段は、前記書込手段における前記第1の記憶手段への書き込みタイミングと同期させて前記第2の記憶手段内の画像データの読み出しを行うことを特徴とする画像処理装置である。

[0007]

請求項2に記載の発明は、圧縮されたスプライトの画像データが記憶されたメモリと、前記スプライトの属性が記憶された属性テーブルと、前記属性テーブル内のデータに基づいて前記メモリからスプライト画像データを読み出し、圧縮前のスプライト画像データに戻すデコーダと、前記デコーダによってデコードされたスプライト画像データを第1の記憶手段に書き込む書込手段と、前記第1の記憶手段から前記スプライト画像データを読み出す読出手段と、前記読出手段によって読み出されたスプライト画像データに前記属性テーブル内のデータに基づく所定の処理を行って第2の記憶手段に書き込む制御手段と、前記第2の記憶手段からスプライト画像データを読み出し、表示装置へ出力する表示制御手段とを具備する画像処理装置において、前記表示制御手段は、前記書込手段における前記第1の記憶手段への書き込みタイミングと同期させて前記第2の記憶手段内の画像データの読み出しを行うことを特徴とする画像処理装置である。

[0008]

請求項3に記載の発明は、請求項1または請求項2に記載の画像処理装置において、前記表示制御手段は、前記第1の記憶手段への書き込み処理が行われない場合に、表示装置の水平表示期間の開始時点から逆算して1ライン分の表示データを読み出せるタイミングとなった時点で前記第2の記憶手段内の画像データの読み出しを行うことを特徴とする。

請求項4に記載の発明は、請求項1または請求項2に記載の画像処理装置において、前記制御手段における所定の処理は、画像データの拡大、縮小、回転、変形等のレンダリング処理であることを特徴とする。

[0009]

【発明の実施の形態】

以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施の形態による画像処理装置11の構成を示すブロック図である。この図において、符号13はスプライト属性テーブルであり、スプライト属性データがCPU(図示略)によって登録される。ここで、スプライト属性データには、パターンROM3内のスプライトパターンの格納アドレス、パターンの拡大、縮小、回転、変形等を決めるパラメータ、表示位置を指示するデータ等がある。14はデコードコントローラであり、パターンROM3内の圧縮されたスプライトパターンのデコード処理を制御する。15はROMインターフェイスであり、パターンROM3へ読出アドレスを出力し、パターンROM3から読み出されたパターンデータをデコーダ16へ出力する。

[0010]

デコーダ16はパターンROM3から読み出されたパターンデータのデコード (伸張処理)を行ってスプライトバッファインターフェイス17へ出力する。スプライトバッファインターフェイス17は、デコーダ16から出力されるスプライトパターンをスプライトバッファ18に展開する。また、レンダリングエンジン21からの指示を受けてスプライトバッファ18内のパターンデータを読み出し、レンダリングエンジン21へ出力する。ここで、スプライトバッファ18は複数のスプライトパターンを展開できる容量をもっている。20はレンダリングコントローラであり、スプライト属性テーブル13内のスプライト属性データを読み出し、読み出した属性データをレンダリングエンジン21へ出力する。

[0011]

レンダリングエンジン21は、レンダリングコントローラ20の指示に従ってスプライトバッファ18から読み出されたパターンデータのレンダリング処理を行い、その処理済みのデータをフレームバッファインターフェイス22へ出力する。フレームバッファインターフェイス22はレンダリングエンジン21から出力されるパターンデータをフレームバッファ23に描画する。また、ディスプレイコントローラ25からの指示を受けてフレームバッファ23からパターンデー

タを読み出し、ディスプレイコントローラ25へ出力する。フレームバッファ23は表示装置4の表示ドット対応でパターンデータが書き込まれるメモリであり、ダブルバッファ構成となっている。ディスプレイコントローラ25は画像表示のための各種のタイミング信号を生成して表示装置4へ出力し、また、フレームバッファ23から読み出されたパターンデータをそのタイミング信号に同期させて表示装置4へ出力する。

[0012]

次に、上述した画像処理装置11の動作を図2および図3に示すフローチャートを参照して説明する。

デコードコントローラ14は、まず、スプライト属性テーブル13にアクセスし、パターンROM3のスプライト格納アドレスを取得する(図2のステップSa1)。次に、取得したアドレスをROMインターフェイス15へ出力し、1ブロックの読み出しを指示する。ここで、1ブロックは16×16ドットのデータであり、スプライトパターンは通常n(n:1より大きい整数)ブロックのデータによって構成されている。上記の指示を受けたROMインターフェイス15は、パターンROM3から1ブロックのパターンデータを読み出し、デコーダ16へ出力する。デコーダ16はそのパターンデータのデコードを行う(ステップSa2)。そして、1ブロックのデコードが終了すると(ステップSa3)、スプライトを構成するの全ブロックのデコードが終了したか否かをチェックし(ステップSa4)、終了していない場合は、ROMインターフェイス15が次のブロックの読み出しを行い、読み出されたパターンデータがデコーダ16によってデコードされる(ステップSa2)。

$[0\ 0\ 1\ 3]$

以下、上述した動作が繰り返えされ、最初のスプライトを構成する全ブロックのデコードが終了すると(ステップSa4がYES)、再びステップSa1へ戻り、次のスプライトの格納アドレスをスプライト属性テーブル13から読み出す。以後、上記と同様にして次のスプライトパターンのデコード処理が行われる。

[0014]

一方、デコーダ16において1ブロックのデコード処理が終了すると、スプラ

イトバッファインターフェイス17によってデコード終了後のパターンデータがスプライトバッファ18に展開される(ステップSa5)。ここで、スプライトバッファ18はFIFO(ファーストイン・ファーストアウト)メモリとして機能し、ブロック単位でパターンデータが順次展開される。スプライトバッファインターフェイス17は、まず、スプライトバッファ18がFULLの状態にあるか否かをチェックし(ステップSa6)、否であった場合に展開を実行する(ステップSa7)。

[0015]

そして、1ブロックの展開が終了すると(ステップSa8)、全ブロックの展開が終了したか否かをチェックし、終了していない場合(ステップSa9がNO)、再び、ステップSa5へ戻り、次のブロックのデコードが終了するのを待って、そのブロックのパターンデータをスプライトバッファ18に展開する。また、全ブロックの展開が終了した場合は(ステップSa9がYES)ステップSa1へ戻る。

このように、スプライトバッファ18には、パターンROM3内のスプライトパターンがブロック単位でデコードされた後、FIFO方式で順次展開される。

$[0\ 0\ 1\ 6\]$

次に、フレームバッファ23の描画処理について図3を参照して説明する。

レンダリングコントローラ20は、スプライト属性テーブル13から、スプライトパターンの拡大、縮小、回転、変形等を決めるパラメータ、表示位置を指示するデータ等のスプライト属性データを読み出し(ステップSb1)、レンダリングエンジン21へ出力する。レンダリングエンジン21は、レンダリングコントローラ20から受けたパラメータに基づいて初期パラメータの計算を行う(ステップSb2)。次に、スプライトバッファ18がEMPTYであるか否かをチェックし(ステップSb3)、EMPTYでない場合は、描画処理を行う(ステップSb4)。

[0017]

すなわち、まず、スプライトバッファインターフェイス17へスプライトパタ ーンの読み出しを指示する。スプライトバッファインターフェイス17は、その 指示を受け、スプライトバッファ18からレンダリングエンジン21で属性データに基づいて計算された座標(アドレス)に該当するデータを読み出し、レンダリングエンジン21は、そのデータを表示位置を示すデータと共にフレームバッファインターフェイス22へ出力する。フレームバッファインターフェイス22は、そのパターンデータを、表示位置データに対応するアドレスに描画する(ステップSb4、Sb5)。

[0018]

フレームバッファ 2 3への描画処理は、回転、変形等の処理があるため、スプライトバッファ 1 8のEMPTYの確認はスプライト単位で判断している。スプライト 1個の全体のイメージがスプライトバッファ 1 8に展開されていないと、描画処理を開始できない。そして、スプライトの全描画が終了すると(ステップSb6がYES)、ステップSb1へ戻り、レンダリングコントローラ 2 0 が次のスプライトの属性データをスプライト属性テーブル 1 3 から読み出す。そして、読み出した属性データに基づいて次のスプライトの描画処理が行われる。

[0019]

このように、スプライトバッファ18の読み出しは、書き込みと非同期で行われる。すなわち、スプライトバッファ18は、前述したように複数のスプライトパターンを展開できる容量をもっており、そのスプライトバッファ18を16×16ドットを1ブロックとする単位でFIFO化することにより、FIFOがFULLにならない限りフレームバッファ23の描画終了を待たずに次のスプライトのパターンデータをデコードしてスプライトバッファ18に展開することができる。また、レンダリングコントローラ20はFIFOがEMPTYでなければフレームバッファ23へ描画を継続することができる。これにより、パターンROM3内のパターンデータのデコード処理とフレームバッファ23の描画処理の時間の違いを考慮することなくそれぞれの処理を行うことができ、この結果、描画処理能力を向上させることができる。

[0020]

次に、図4~図6を参照しフレームバッファ23の書き込み/読み出し動作を 詳述する。 従来技術の欄で述べたように、フレームバッファ23の描画は、スプライトバッファ18の展開アクセスの期間およびフレームバッファ23の表示アクセスの期間の双方において実行できない。そこで、この実施形態においては、フレームバッファ23の表示アクセス期間をスプライトバッファ18の展開アクセス期間に合わせる(同期させる)ことによって両アクセスを同じ期間において行うようにし、これにより、フレームバッファの描画性能の向上を図っている。

[0021]

以下、図4~図6を参照して詳述する。図4はダブルバッファとして構成されているフレームバッファ23の表示/描画切換動作を示すタイミングチャートであり、図においてV-BLANKNはフレーム周期のタイミングを示し、BANKOはダブルバッファの一方を、BANK1は他方を示している。この図に示すように、BANKOとBANK1は1フレームの表示が行われる毎に表示・描画・表示・・・と切り換えられる。なお、BANKOとBANK1のバスラインは共通であり、このため、ダブルバッファ構成であっても描画と表示(読出)を同時に行うことはできない。また、ダブルバッファ構成としているのは、描画期間を1フレームとるためであり、所定フレームの表示中においてその内容が書き換えられるのを防ぐためである。また、この実施形態はシングルフレームバッファ構成の場合も適用可能である。

[0022]

図5はフレームバッファ23の表示アクセスのタイミングを説明するためのタイミングチャートであり、HDSPは1ラインの水平表示期間を示し、"L"レベルの期間が水平非表示期間を示している。表示アクセスは、表示装置4の画面の次のラインに表示するデータを現在のラインの表示期間の終了のタイミング(すなわち、水平非表示期間の開始タイミング)でディスプレイコントローラ25からフレームバッファインターフェイス22にリクエストされる(図5のDSPREQ)。1ライン分の表示データは次のラインの表示期間の開始時点までにフレームバッファから読み出されることが必要である。一方、スプライトバッファ18の展開アクセスは、例外を除いて、水平非表示期間に最低1回は発生する。そこで、フレームバッファインターフェイス22は、ディスプレイコントローラ25からのリクエストを待機させておき、スプライトバッファ18の展開アクセスのタイミ

ング(図 5 の OPENREQ)の立ち上がり時点から表示アクセス(図 5 の DSPACK)を 開始する。

[0023]

これにより、スプライトバッファ18の展開アクセスと、フレームバッファ23の表示アクセスを同期させることができる。スプライトバッファ18の展開アクセスの期間とフレームバッファ23の表示アクセスの期間がほぼ等しい場合、両者の終了タイミングもほぼ等しくなり、終了直後から滞りなくフレームバッファ23への描画を再開することが可能となる。

[0024]

他方、スプライトバッファ18の展開アクセスが発生しない状態で、水平表示期間の開始時点から逆算して1ライン分の表示データを読み出せるタイミングとなった場合、フレームバッファインターフェイス22はスプライトバッファ18の展開アクセスの有無にかかわらずフレームバッファ23の表示アクセスを強制的に実行する。図6はこの場合のタイミングチャートであり、DSPLIMITが表示アクセスの強制実行のタイミングを示している。これにより、例外的にスプライトバッファ18の展開アクセスがなかった場合も、間違いなくフレームバッファ23の表示アクセスを実行することができる。

[0025]

【発明の効果】

以上説明したように、この発明によれば、書込手段における第1の記憶手段(スプライトバッファ)への書き込みタイミングと同期させて第2の記憶手段(フレームバッファ)内の画像データの読み出しを行い、両者書き込みと読み出しによるデッドタイムを最小にした。これにより、第2の記憶手段の描画可能タイミングを従来のものより長くとることが可能となり、描画処理能力を向上させることができる効果が得られる。

【図面の簡単な説明】

- 【図1】 この発明の一実施形態による画像処理装置の構成を示すブロック図である。
 - 【図2】 同実施形態の動作を説明するためのフローチャートである。


- 【図3】 同実施形態の動作を説明するためのフローチャートである。
- 【図4】 同実施形態におけるフレームバッファ23の描画/表示タイミングを示すタイミングチャートである。
- 【図5】 同実施形態におけるフレームバッファ23の表示タイミングを説明するためのタイミングチャートである。
- 【図6】 同実施形態におけるフレームバッファ23の表示タイミングを説明するためのタイミングチャートである。
- 【図7】 スプライトを使用した画像表示装置の構成を示すブロック図である。

【符号の説明】


3…パターンROM、4…表示装置、11…画像処理装置、13…スプライト属性テーブル、14…デコードコントローラ、15…ROMインターフェイス、16…デコーダ、17…スプライトバッファインターフェイス、18…スプライトバッファ、20…レンダリングコントローラ、21…レンダリングエンジン、22…フレームバッファインターフェイス、23…フレームバッファ、25…ディスプレイコントローラ。

【書類名】 図面


【図1】



【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】 要約書

【要約】

【課題】 描画性能の向上を図った画像処理装置を提供する。

【解決手段】 デコーダ16は圧縮された画像データをデコードして圧縮前の画像データに戻す。インターフェイス17はデコーダ16によってデコードされた画像データをバッファ18に書き込み、また、バッファ18内のデータを読み出し、レンダリングエンジン21へ出力する。エンジン21は、バッファ18から読み出された画像データに所定のレンダリング処理を行ってフレームバッファ23に書き込む。インターフェイス22は、コントローラ25からの要求を受け、バッファ23から画像データを読み出し、表示装置4へ出力する。ここで、インターフェイス22はスプライトバッファ18への書き込みタイミングと同期させてフレームバッファ23の画像データの読み出しを行う。これにより、バッファ23の描画可能時間が長くなり、描画処理能力を向上させることができる。

【選択図】 図1

特願2003-023445

出願人履歴情報

識別番号

[000004075]

1. 変更年月日 [変更理由]

 更埋田」

 住 所

 氏 名

1990年 8月22日

新規登録

静岡県浜松市中沢町10番1号

ヤマハ株式会社